www.wikidata.uk-ua.nina.az

Reduced Instruction Set Computing Ця стаття не містить посилань на джерела Ви можете допомогти поліпшити цю статтю додав

Reduced Instruction Set Computing

Ця стаття не містить посилань на джерела. Ви можете допомогти поліпшити цю статтю, додавши посилання на надійні (авторитетні) джерела. Матеріал без джерел може бути піддано сумніву та вилучено. (лютий 2020)
У Вікіпедії є статті про інші значення цього терміна: RISC (значення).

RISC (англ. Reduced Instruction Set Computing — обчислення зі скороченим набором команд) — архітектура процесорів зі скороченим набором команд. Також відома як «архітектура load-store», позаяк система команд такої архітектури не включає арифметико-логічних операцій з операндами у пам'яті. Для будь-якого оброблення даних їх спочатку слід завантажити (англ. Load) в регістр, виконати необхідні операції, а тоді зберегти (англ. Store) назад у пам'ять.

Найвідоміші представники: ARC[en], Alpha, Am29000[en], ARM, AVR, Blackfin[en], i860, i960, M88000[en], MIPS, PA-RISC, Power Architecture[en] (включаючи PowerPC), RISC-V, SuperH, та SPARC.

Основні риси Редагувати

Основними рисами RISC архітектури є:

  • мала кількість команд;
  • однакова довжина всіх команд;
  • мала кількість різних форматів команд;
  • відсутність команд, які працюють з операндами в пам'яті (за виключенням команд завантаження та збереження);
  • мала кількість апаратно підтримуваних типів даних;
  • велика кількість ідентичних регістрів загального призначення.

Поштовхом для розробки RISC архітектури стало те, що тогочасні (середина 1970-х) компілятори не використовували більшість команд із набору CISC та не могли скористатися перевагами багатьох типів складної адресації. Виконання складних інструкцій CISC вимагало багатьох процесорних тактів, а реалізація різних типів адресування та інструкцій, що реалізовують високорівневі операції, займала більшість площі процесорного кристалу та майже не використовувалась.

Енергоефективність Редагувати

RISC-процесори вважаються швидшими та більш економічними, ніж CISC.

Історія розвитку та філософія до-RISC-ової архітектури (CISC) Редагувати

В ранні часи комп'ютерної індустрії програми створювались на мові асемблера. Таке програмування вимагало потужних інструкцій, що реалізують часто вживані високорівневі алгоритми. Тому розробники процесорів намагались вмістити в свій продукт якомога більше інструкцій, що виконують максимальну кількість роботи. Також до інструкцій ставились вимоги по зручності використання та універсальності. В кожній інструкції розробники намагалися реалізувати всі можливі типи адресації, тобто інструкції могли однаково працювати з операндами, які знаходяться як в пам'яті так і в регістрах чи безпосередньо закодованих в інструкції. Реально введення такої універсальності призводило до того, що кожна дія мала в процесорі декілька реалізацій, розрахованих на різні типи адресування. Крім того, в ті часи пам'ять була дуже дорогою, тому інструкції зі змінною довжиною, що одночасно виконують завантаження операндів та обчислення, були вигідні з точки зору зменшення розміру програми.

Також процесори мали дуже малу кількість регістрів. Це було обумовлено двома причинами:

  • розміщення на кристалі додаткових регістрів було надто дорогим;
  • введення додаткових регістрів вимагало б розширення формату інструкції, щоб вмістити довші специфікатори регістрів.

На противагу RISC, вищезазначену архітектуру називають CISC (англ. Complex Instruction Set Computing).

Філософія RISC-архітектури Редагувати

Ряд наукових досліджень середини 1970-х років довів, що тогочасні компілятори не використовували переваги складної адресації, а також те, що більшість процесорів мали надлишковий набір інструкцій. Також було доведено, що в багатьох випадках складні інструкції виконувались повільніше, ніж аналогічний по функціональності набір простіших інструкцій. Відомим прикладом цьому була інструкція INDEX комп'ютера VAX, яка виконувалась повільніше за її реалізацію на базі циклу (але при цьому вона займала менше місця у пам'яті, що було важливо в ті часи). Також, складні інструкції менше підлягали оптимізації під конкретну задачу (наприклад, заміна множення та ділення операціями зсуву).

Передумови створення Редагувати

Метою створення RISC-архітектури були такі потреби:

  • зменшення набору команд для збільшення додаткової площі на кристалі, де можна розмістити кеш або регістри;
  • приведення всіх команд до однакового розміру та подібного формату. Це дало б можливість конвеєризації;
  • в ідеалі, всі команди мали виконуватись за один такт.

Найуспішніші реалізації Редагувати

Примітки Редагувати

  1. Tanenbaum, Andrew S. (2005). Structured Computer Organization (англ.) (вид. 5th). 

Див. також Редагувати

Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри
Дата публікації:
Cya stattya ne mistit posilan na dzherela Vi mozhete dopomogti polipshiti cyu stattyu dodavshi posilannya na nadijni avtoritetni dzherela Material bez dzherel mozhe buti piddano sumnivu ta vilucheno lyutij 2020 U Vikipediyi ye statti pro inshi znachennya cogo termina RISC znachennya RISC angl Reduced Instruction Set Computing obchislennya zi skorochenim naborom komand arhitektura procesoriv zi skorochenim naborom komand Takozh vidoma yak arhitektura load store pozayak sistema komand takoyi arhitekturi ne vklyuchaye arifmetiko logichnih operacij z operandami u pam yati Dlya bud yakogo obroblennya danih yih spochatku slid zavantazhiti angl Load v registr vikonati neobhidni operaciyi a todi zberegti angl Store nazad u pam yat Najvidomishi predstavniki ARC en Alpha Am29000 en ARM AVR Blackfin en i860 i960 M88000 en MIPS PA RISC Power Architecture en vklyuchayuchi PowerPC RISC V SuperH ta SPARC Zmist 1 Osnovni risi 1 1 Energoefektivnist 2 Istoriya rozvitku ta filosofiya do RISC ovoyi arhitekturi CISC 3 Filosofiya RISC arhitekturi 3 1 Peredumovi stvorennya 4 Najuspishnishi realizaciyi 5 Primitki 6 Div takozhOsnovni risi RedaguvatiOsnovnimi risami RISC arhitekturi ye mala kilkist komand odnakova dovzhina vsih komand mala kilkist riznih formativ komand vidsutnist komand yaki pracyuyut z operandami v pam yati za viklyuchennyam komand zavantazhennya ta zberezhennya mala kilkist aparatno pidtrimuvanih tipiv danih velika kilkist identichnih registriv zagalnogo priznachennya Poshtovhom dlya rozrobki RISC arhitekturi stalo te sho togochasni seredina 1970 h kompilyatori ne vikoristovuvali bilshist komand iz naboru CISC ta ne mogli skoristatisya perevagami bagatoh tipiv skladnoyi adresaciyi Vikonannya skladnih instrukcij CISC vimagalo bagatoh procesornih taktiv a realizaciya riznih tipiv adresuvannya ta instrukcij sho realizovuyut visokorivnevi operaciyi zajmala bilshist ploshi procesornogo kristalu ta majzhe ne vikoristovuvalas Energoefektivnist Redaguvati RISC procesori vvazhayutsya shvidshimi ta bilsh ekonomichnimi nizh CISC 1 Istoriya rozvitku ta filosofiya do RISC ovoyi arhitekturi CISC RedaguvatiV ranni chasi komp yuternoyi industriyi programi stvoryuvalis na movi asemblera Take programuvannya vimagalo potuzhnih instrukcij sho realizuyut chasto vzhivani visokorivnevi algoritmi Tomu rozrobniki procesoriv namagalis vmistiti v svij produkt yakomoga bilshe instrukcij sho vikonuyut maksimalnu kilkist roboti Takozh do instrukcij stavilis vimogi po zruchnosti vikoristannya ta universalnosti V kozhnij instrukciyi rozrobniki namagalisya realizuvati vsi mozhlivi tipi adresaciyi tobto instrukciyi mogli odnakovo pracyuvati z operandami yaki znahodyatsya yak v pam yati tak i v registrah chi bezposeredno zakodovanih v instrukciyi Realno vvedennya takoyi universalnosti prizvodilo do togo sho kozhna diya mala v procesori dekilka realizacij rozrahovanih na rizni tipi adresuvannya Krim togo v ti chasi pam yat bula duzhe dorogoyu tomu instrukciyi zi zminnoyu dovzhinoyu sho odnochasno vikonuyut zavantazhennya operandiv ta obchislennya buli vigidni z tochki zoru zmenshennya rozmiru programi Takozh procesori mali duzhe malu kilkist registriv Ce bulo obumovleno dvoma prichinami rozmishennya na kristali dodatkovih registriv bulo nadto dorogim vvedennya dodatkovih registriv vimagalo b rozshirennya formatu instrukciyi shob vmistiti dovshi specifikatori registriv Na protivagu RISC vishezaznachenu arhitekturu nazivayut CISC angl Complex Instruction Set Computing Filosofiya RISC arhitekturi RedaguvatiRyad naukovih doslidzhen seredini 1970 h rokiv doviv sho togochasni kompilyatori ne vikoristovuvali perevagi skladnoyi adresaciyi a takozh te sho bilshist procesoriv mali nadlishkovij nabir instrukcij Takozh bulo dovedeno sho v bagatoh vipadkah skladni instrukciyi vikonuvalis povilnishe nizh analogichnij po funkcionalnosti nabir prostishih instrukcij Vidomim prikladom comu bula instrukciya INDEX komp yutera VAX yaka vikonuvalas povilnishe za yiyi realizaciyu na bazi ciklu ale pri comu vona zajmala menshe miscya u pam yati sho bulo vazhlivo v ti chasi Takozh skladni instrukciyi menshe pidlyagali optimizaciyi pid konkretnu zadachu napriklad zamina mnozhennya ta dilennya operaciyami zsuvu Peredumovi stvorennya Redaguvati Metoyu stvorennya RISC arhitekturi buli taki potrebi zmenshennya naboru komand dlya zbilshennya dodatkovoyi ploshi na kristali de mozhna rozmistiti kesh abo registri privedennya vsih komand do odnakovogo rozmiru ta podibnogo formatu Ce dalo b mozhlivist konveyerizaciyi v ideali vsi komandi mali vikonuvatis za odin takt Najuspishnishi realizaciyi RedaguvatiARM procesori danoyi arhitekturi najbilshe zastosovuyutsya u vbudovuvanih i mobilnih pristroyah prikladi pristroyiv smartfoni plansheti avtomobilni informacijno rozvazhalni sistemi Arhitektura ARM Cortex dozvolyaye masshtabuvannya vid najprostishih 32 rozryadnih mikrokontroleriv seriya M0 do universalnih 64 rozryadnih procesoriv napriklad seriyi A7x ARM zustrichayetsya v chislennih mobilnih pristroyah takih yak Apple iPod iPhone MacBook na bazi procesora Apple M1 tosho Palm PocketPC ta smartfoni Intel XScale Samsung SC32442 ARM9 Nintendo Game Boy Advance ARM7 DS ARM7 ARM9 Sony Network Walkman na bazi Sony in house ARM mobilni telefoni majzhe vsih virobnikiv smartfoni plansheti Deyaki noutbuki Chromebook okremi modeli seriyi Yoga kompaniyi Lenovo MIPS zastosovuyutsya u bilshosti komp yuteriv SGI PlayStation PlayStation 2 Nintendo 64 PlayStation Portable IBM ta Freescale ranishe Motorola SPS Power Architecture en vikoristovuyetsya u vsih superkomp yuterah serverah ta robochih stanciyah IBM serednogo rivnya v Apple Macintosh na bazi Power PC v minulomu v Nintendo Gamecube ta Wii Microsoft Xbox 360 ta Sony PlayStation 3 ta v bagatoh vbudovanih realizaciyah takih yak printeri ta avtomobili RISC V Sun SPARC Hewlett Packard PA RISC takozh vidomij yak HP PA virobnictvo zupineno DEC Alpha Procesor XAP vikoristovuyetsya v bagatoh bezprovidnih Bluetooth wifi kontrolerah Hitachi SuperH shiroko vikoristovuvavsya v Sega Super 32X Saturn ta Dreamcast Atmel AVR vikoristovuyetsya v riznih pristroyah vid manipulyatoriv Xbox do avtomobiliv Primitki Redaguvati Tanenbaum Andrew S 2005 Structured Computer Organization angl vid 5th Div takozh RedaguvatiCISC ZISC Otrimano z https uk wikipedia org w index php title Reduced Instruction Set Computing amp oldid 37944726