www.wikidata.uk-ua.nina.az

UART Ця стаття не містить посилань на джерела Ви можете допомогти поліпшити цю статтю додавши посилання на надійні автор

UART

Ця стаття не містить посилань на джерела. Ви можете допомогти поліпшити цю статтю, додавши посилання на надійні (авторитетні) джерела. Матеріал без джерел може бути піддано сумніву та вилучено. (грудень 2010)
Цю статтю треба вікіфікувати для відповідності стандартам якості Вікіпедії. Будь ласка, допоможіть додаванням доречних внутрішніх посилань або вдосконаленням розмітки статті. (жовтень 2011)

UART (англ. universal asynchronous receiver/transmitter — універсальний асинхронний приймач/передавач) — тип асинхронного приймача-передавача, компонентів комп'ютерів та периферійних пристроїв, що передає дані між паралельною та послідовною формами. UART звичайно використовується спільно з іншими комунікаційними стандартами, такими як EIA RS-232.

UART – це зазвичай окрема мікросхема чи частина мікросхеми, що використовується для з'єднання через комп'ютерний чи периферійний послідовний порт. UART нині загалом включені в мікроконтролери. Здвоєний UART (Dual UART або DUART) об'єднує двоє UART в одній мікросхемі. Багато сучасних мікросхем сьогодні випускаються з можливістю комунікації в синхронному режимі, такі прилади називають USART.

Визначення Редагувати

Послідовні передача та приймання Редагувати

Біти даних передаються з одного місця в інше через дроти або інші носії. Якщо мова йде про великі відстані, вартість дротів стає великою. Щоб зменшити вартість довгих комунікацій, що переносять кілька біт паралельно, біти даних передають послідовно один за одним, і використовують UART для перетворення паралельної форми на послідовну на кожному кінці лінії зв'язку. Кожен UART має зсувний регістр, який є фундаментальним методом для перетворення між паралельними та послідовними формами.

Зазвичай UART не отримує і не генерує зовнішні сигнали, які подорожують між різними частинами обладнання. Як правило, для перетворення логічного рівня UART в та з зовнішнього рівня сигналів використовується окремий інтерфейсний блок.

Зовнішній сигнал може мати багато різних форм. Прикладами стандартизованих напруг сигналу можуть служити RS-232, RS-422 чи RS-485 від EIA. Історично присутність або відсутність струму (в електричному колі) використовувалася в телеграфних схемах. Деякі ж сигнальні схеми не використовують електричних дротів. Як приклад можна навести оптоволокно, інфрачервоний зв'язок чи Bluetooth в своєму Serial Port Profile (SPP). Прикладами модуляції є аудіо сигнал телефонних модемів, РЧ модуляція даних, або для комунікацій по силових дротах.

Зв'язок може бути «дуплексним» (можливість одночасного приймання та передачі) або «напівдуплексним» (пристрої переключаються між режимами приймання та передачі).

UART широко використовується в інтерфейсі RS-232 для вбудованих систем комунікацій. Він використовується для зв'язку між мікроконтролерами і комп'ютером. Багато чипів забезпечують функціональність UART, та існують дешеві мікросхеми для конвертації логічного рівня сигналу (типу TTL) в сигнал рівня RS-232.

Асинхронні передача та приймання Редагувати

Під час асинхроної передачі UART телетайпного типу посилає стартовий біт, потім від п'яти до восьми бітів даних, перший — найменш значимий, потім опціональний біт парності, і потім один, півтора чи два стопових біти. Стартовий біт надсилається в зворотній полярності до звичайного незайнятого стану ліній зв'язку. Стоповий біт відповідає незайнятому стану лінії і забезпечує паузу перед наступною порцією даних. Це зветься асинхронною старт-стоповою передачею. В механічних телетайпах стоповий біт часто був розтягнутим вдвічі, щоб дати можливість механізму надрукувати символ. Розтягнутий стоповий біт також допомагав при ресинхронізації. Біт парності перевіряє кількість одиниць між стартовим і стоповим бітами або парним та непарним, або ж цей біт може бути відсутнім. Непарна перевірка надійніша, бо вона може засвідчити, що принаймні одна одиниця передалася, а це дозволяє багатьом UART пересинхронізуватися. В синхронній передачі частота тактового генератора відновлюється окремо з потоку даних і старт-стопові біти не використовуються. Це покращує ефективність каналу зв'язку для надійних ліній, також надсилається більше корисних даних. Асинхронна передача не посилає нічого, коли нема що передавати. Натомість синхронний інтерфейс має завжди посилати якісь дані, щоб підтримувати синхронізацію між передавачем і приймачем. Як заповнювач порожнечі часто використовується ASCII-символ «SYN», це робиться автоматично передавачем.

Чипи USART мають синхроний та асинхроний режими.

Структура Редагувати

UART звичайно складається з наступних компонентів:

Модуль приймання потоку Редагувати

Модуль — це регістр змін, перевірки парності та отримання FIFO. Реєстри зсуву, підключені до проводів RXD, використовуються для перетворення вхідних послідовних даних у паралельні дані, які будуть відправлені перевіряючими парності, як тільки буде отриманий правильний кадр, і вони також перевіряють цілісність кадрів. Паритети перевірки паритету використовуються для здійснення перевірки парності, якщо це необхідно, та інформують FIFO, чи приймають FIFO, чи правильні кадри прийому.[що?] Приймаючі FIFO будуть зберігати дані, які були правильно отримані, поки мікропроцесор не має намір їх прочитати.

Модуль відправляючого потоку Редагувати

Модуль надсилає FIFO, для перевірки парності та регістра зсуву. Відправляючі FIFO зберігатимуть дані, надіслані з мікропроцесора, поки ще є дані, що передаються по проводах TXD. Тут перевіряють парність, щоб прикріпити біти старту та зупинки до кадрів, що надходять, а також для заповнення біта каси в кадри, якщо це необхідно.  Потім кадри будуть надсилатись послідовно реєстраторами зсуву через провід TXD.

Інші компоненти Редагувати

Генератор швидкостей передачі даних генерує різні тактові частоти передачі, які використовуються як орієнтири часу в передачі UART. Інтерфейс процесора управляє зв’язком, включаючи управління шинами, перериваннями, зчитуванням сигналу, сигналом запису тощо, між мікропроцесором і контролером. Контролер переривання бере на себе відповідальність за управління запитами на переривання, що генеруються кожним каналом, та відправленням їх у мікропроцесор на основі певних принципів.

Посилання Редагувати

  1. HU Zhe, ZHANG Jun,LUO Xi-ling (2007). Chinese Journal of Aeronautics (English). National Natural Science Foundation of China. с. 67. 
Вікіпедія, Українська, Україна, книга, книги, бібліотека, стаття, читати, завантажити, безкоштовно, безкоштовно завантажити, mp3, відео, mp4, 3gp, jpg, jpeg, gif, png, малюнок, музика, пісня, фільм, книга, гра, ігри
Дата публікації:
Cya stattya ne mistit posilan na dzherela Vi mozhete dopomogti polipshiti cyu stattyu dodavshi posilannya na nadijni avtoritetni dzherela Material bez dzherel mozhe buti piddano sumnivu ta vilucheno gruden 2010 Cyu stattyu treba vikifikuvati dlya vidpovidnosti standartam yakosti Vikipediyi Bud laska dopomozhit dodavannyam dorechnih vnutrishnih posilan abo vdoskonalennyam rozmitki statti zhovten 2011 UART angl universal asynchronous receiver transmitter universalnij asinhronnij prijmach peredavach tip asinhronnogo prijmacha peredavacha komponentiv komp yuteriv ta periferijnih pristroyiv sho peredaye dani mizh paralelnoyu ta poslidovnoyu formami UART zvichajno vikoristovuyetsya spilno z inshimi komunikacijnimi standartami takimi yak EIA RS 232 UART ce zazvichaj okrema mikroshema chi chastina mikroshemi sho vikoristovuyetsya dlya z yednannya cherez komp yuternij chi periferijnij poslidovnij port UART nini zagalom vklyucheni v mikrokontroleri Zdvoyenij UART Dual UART abo DUART ob yednuye dvoye UART v odnij mikroshemi Bagato suchasnih mikroshem sogodni vipuskayutsya z mozhlivistyu komunikaciyi v sinhronnomu rezhimi taki priladi nazivayut USART Zmist 1 Viznachennya 1 1 Poslidovni peredacha ta prijmannya 1 2 Asinhronni peredacha ta prijmannya 2 Struktura 2 1 Modul prijmannya potoku 2 2 Modul vidpravlyayuchogo potoku 2 3 Inshi komponenti 3 PosilannyaViznachennya RedaguvatiPoslidovni peredacha ta prijmannya Redaguvati Biti danih peredayutsya z odnogo miscya v inshe cherez droti abo inshi nosiyi Yaksho mova jde pro veliki vidstani vartist drotiv staye velikoyu Shob zmenshiti vartist dovgih komunikacij sho perenosyat kilka bit paralelno biti danih peredayut poslidovno odin za odnim i vikoristovuyut UART dlya peretvorennya paralelnoyi formi na poslidovnu na kozhnomu kinci liniyi zv yazku Kozhen UART maye zsuvnij registr yakij ye fundamentalnim metodom dlya peretvorennya mizh paralelnimi ta poslidovnimi formami Zazvichaj UART ne otrimuye i ne generuye zovnishni signali yaki podorozhuyut mizh riznimi chastinami obladnannya Yak pravilo dlya peretvorennya logichnogo rivnya UART v ta z zovnishnogo rivnya signaliv vikoristovuyetsya okremij interfejsnij blok Zovnishnij signal mozhe mati bagato riznih form Prikladami standartizovanih naprug signalu mozhut sluzhiti RS 232 RS 422 chi RS 485 vid EIA Istorichno prisutnist abo vidsutnist strumu v elektrichnomu koli vikoristovuvalasya v telegrafnih shemah Deyaki zh signalni shemi ne vikoristovuyut elektrichnih drotiv Yak priklad mozhna navesti optovolokno infrachervonij zv yazok chi Bluetooth v svoyemu Serial Port Profile SPP Prikladami modulyaciyi ye audio signal telefonnih modemiv RCh modulyaciya danih abo DC LIN dlya komunikacij po silovih drotah Zv yazok mozhe buti dupleksnim mozhlivist odnochasnogo prijmannya ta peredachi abo napivdupleksnim pristroyi pereklyuchayutsya mizh rezhimami prijmannya ta peredachi UART shiroko vikoristovuyetsya v interfejsi RS 232 dlya vbudovanih sistem komunikacij Vin vikoristovuyetsya dlya zv yazku mizh mikrokontrolerami i komp yuterom Bagato chipiv zabezpechuyut funkcionalnist UART ta isnuyut deshevi mikroshemi dlya konvertaciyi logichnogo rivnya signalu tipu TTL v signal rivnya RS 232 Asinhronni peredacha ta prijmannya Redaguvati Pid chas asinhronoyi peredachi UART teletajpnogo tipu posilaye startovij bit potim vid p yati do vosmi bitiv danih pershij najmensh znachimij potim opcionalnij bit parnosti i potim odin pivtora chi dva stopovih biti Startovij bit nadsilayetsya v zvorotnij polyarnosti do zvichajnogo nezajnyatogo stanu linij zv yazku Stopovij bit vidpovidaye nezajnyatomu stanu liniyi i zabezpechuye pauzu pered nastupnoyu porciyeyu danih Ce zvetsya asinhronnoyu start stopovoyu peredacheyu V mehanichnih teletajpah stopovij bit chasto buv roztyagnutim vdvichi shob dati mozhlivist mehanizmu nadrukuvati simvol Roztyagnutij stopovij bit takozh dopomagav pri resinhronizaciyi Bit parnosti pereviryaye kilkist odinic mizh startovim i stopovim bitami abo parnim ta neparnim abo zh cej bit mozhe buti vidsutnim Neparna perevirka nadijnisha bo vona mozhe zasvidchiti sho prinajmni odna odinicya peredalasya a ce dozvolyaye bagatom UART peresinhronizuvatisya V sinhronnij peredachi chastota taktovogo generatora vidnovlyuyetsya okremo z potoku danih i start stopovi biti ne vikoristovuyutsya Ce pokrashuye efektivnist kanalu zv yazku dlya nadijnih linij takozh nadsilayetsya bilshe korisnih danih Asinhronna peredacha ne posilaye nichogo koli nema sho peredavati Natomist sinhronnij interfejs maye zavzhdi posilati yakis dani shob pidtrimuvati sinhronizaciyu mizh peredavachem i prijmachem Yak zapovnyuvach porozhnechi chasto vikoristovuyetsya ASCII simvol SYN ce robitsya avtomatichno peredavachem Chipi USART mayut sinhronij ta asinhronij rezhimi Struktura RedaguvatiUART zvichajno skladayetsya z nastupnih komponentiv taktovij generator chastota yakogo yak pravilo kratna bitrejtu shob dozvoliti diskretizaciyu na seredinu ciklu peredachi bita zsuvni registri vvodu ta vivodu shemu kontrolyu peredachi prijmannya logika kontrolyu chitannya zapisu buferi peredachi prijmannya opcionalno bufer paralelnoyi shini danih opcionalno pam yat bufera steka FIFO opcionalno Modul prijmannya potoku Redaguvati Modul ce registr zmin perevirki parnosti ta otrimannya FIFO Reyestri zsuvu pidklyucheni do provodiv RXD vikoristovuyutsya dlya peretvorennya vhidnih poslidovnih danih u paralelni dani yaki budut vidpravleni pereviryayuchimi parnosti yak tilki bude otrimanij pravilnij kadr i voni takozh pereviryayut cilisnist kadriv Pariteti perevirki paritetu vikoristovuyutsya dlya zdijsnennya perevirki parnosti yaksho ce neobhidno ta informuyut FIFO chi prijmayut FIFO chi pravilni kadri prijomu sho Prijmayuchi FIFO budut zberigati dani yaki buli pravilno otrimani poki mikroprocesor ne maye namir yih prochitati Modul vidpravlyayuchogo potoku Redaguvati Modul nadsilaye FIFO dlya perevirki parnosti ta registra zsuvu Vidpravlyayuchi FIFO zberigatimut dani nadislani z mikroprocesora poki she ye dani sho peredayutsya po provodah TXD Tut pereviryayut parnist shob prikripiti biti startu ta zupinki do kadriv sho nadhodyat a takozh dlya zapovnennya bita kasi v kadri yaksho ce neobhidno Potim kadri budut nadsilatis poslidovno reyestratorami zsuvu cherez provid TXD Inshi komponenti Redaguvati Generator shvidkostej peredachi danih generuye rizni taktovi chastoti peredachi yaki vikoristovuyutsya yak oriyentiri chasu v peredachi UART Interfejs procesora upravlyaye zv yazkom vklyuchayuchi upravlinnya shinami pererivannyami zchituvannyam signalu signalom zapisu tosho mizh mikroprocesorom i kontrolerom Kontroler pererivannya bere na sebe vidpovidalnist za upravlinnya zapitami na pererivannya sho generuyutsya kozhnim kanalom ta vidpravlennyam yih u mikroprocesor na osnovi pevnih principiv 1 Posilannya Redaguvati HU Zhe ZHANG Jun LUO Xi ling 2007 Chinese Journal of Aeronautics English National Natural Science Foundation of China s 67 Otrimano z https uk wikipedia org w index php title UART amp oldid 39517373