Jazelle DBX (англ. Direct Bytecode eXecution, «безпосереднє виконання байткоду») — технологія, що дозволяє виконання інструкцій байт-коду Java на апаратному рівні. Реалізована у деяких процесорах архітектури ARM.
Пропрієтарні віртуальні машини Java, що підтримують Jazelle, виконують код Java апаратно, і лише для деяких складних чи рідко використовуваних інструкцій — програмно. Згідно з вимогою ARM, приблизно 95 % байт-коду типового програмного забезпечення виконувалися апаратно.[джерело?]
Перша архітектура з підтримкою Jazelle — ARMv5TEJ, а перший дизайн процесора з цією технологією — ARM926EJ-S. Наявність Jazelle позначається літерою «J» у назві архітектури чи процесора.
Опублікувані специфікації є досить неповними, оскільки достатні лише для написання коду операційної системи яка може підтримувати JVM, використовуючи Jazelle. Проголошена мета полягає в тому, що тільки JVM повинно (або може) залежати від деталей апаратного інтерфейсу. Цей тісний зв'язок між JVM і апаратною складовою сприяє їх взаємному розвитку без шкоди для інших програм. По суті це надає ARM Ltd. значний контроль над тим, які саме Java-машинами здатні використовувати Jazelle.
Одне з очевидних застосувань Jazelle — прискорення виконання програм для платформи Java ME.
Технологія ThumbEE, що з'явилася у архітектурі ARMv7, може вважатися номінальним нащадком Jazelle.
Реалізація ред.
Розширення Jazelle працює як двійковий транслятор, і реалізоване як додаткова стадія між вибіркою і декодуванням інструкції центрального процесора. Розпізнані байт-коди перетворюються в послідовності з однієї або більше інструкцій ARM.
Режим Jazelle виконує апаратно найбільш поширені прості інструкції JVM, з метою суттєво збільшити швидкість інтерпретації. Серед іншого, це зменшує необхідність в компілюванні «на льоту» (just in time) та інших JVM технологій прискорення. JVM інструкції, які не реалізовані на апаратному рівні Jazelle, призводять до виклику відповідних підпрограм у JVM. Детальна інформація не публікується.
Перехід до режиму Jazelle здійснюється інструкцією BXJ.
Архітектура системи команд ред.
Набір команд Jazelle документовано як байт-код Java. Разом з тим компанією ARM не було опубліковано подробиць з виконання цих команд. Наприклад, у документації, що надається з віртуальною машиною HotSpot, вказано: «Для того, щоб уникнути непорозумінь, заявляємо: дистрибуція програм, які містять код інструкції BXJ і дозволяють використовувати режим Jazelle [..] без явного дозволу компанії ARM заборонена.».
Співробітники ARM в минулому опублікували декілька «білих» документів (англ. white papers), що мали показати деякі аспекти розширень процесора. Довідник з архітектури ARM версії 2008 року містив псевдокод інструкції BXJ (англ. Branch and eXchange to Java), але без вказання подробиць.
Двійковий програмний інтерфейс (ABI) ред.
Двійковий програмний інтерфейс (ABI) Jazelle, необхідний для коректної взаємодії з JVM, не опублікований ARM, в результаті чого Jazelle є незадокументованою функцією для більшості користувачів і відкритих реалізацій JVM.
Стан віртуальної машини Jazelle знаходиться в межах звичайних регістрів ARM, що забезпечує сумісність з існуючими операційними системами і обробниками переривань і винятків. Перезапуск байт-коду (наприклад, після повернення з переривання) повторно виконує всю послідовність відповідних інструкцій ARM.
Найважливіші складові стану JVM зберігаються у спеціальних регістрах: регістри r0-r3 слугують як аліас вершини стеку Java, регістр r4 містить локальний операнд номер 0 (призначений для *this), а r6 вказує на верхівку стеку Java.
Jazelle використовує той самий регістр адреси інструкції, що і решта режимів ARM (r15). Регістр r14 вказує на наступний байт-код в r14, тому лічильник команд у Jazelle-режимі, як правило, не помітний для користувача (якщо тільки не відбувається зневадження).
Індикація режиму у регістрі CPSR ред.
Режим виконання байт-коду Java позначається поєднанням двох бітів у регістрі ARM CPSR (англ. Current Program Status Register — регістр поточного статусу програми). Біт T має бути очищений, а біт J — встановлений.
Байт-код декодується апаратно в два етапи (у порівнянні з одним для Thumb та ARM коду). Перемикання між апаратним та програмним декодуванням (режим Jazelle і режим ARM) займає приблизно 4 такти процесора..
Для входу у режим Jazelle, біт JE (англ. Jazelle Enable) у регістрі співпроцесора CP14:c0(c2) (біт 0) повинен бути встановленим. Якщо операційна система очищує цей біт, це унеможливлює виконання програми користувача з прискоренням Jazelle. Крім цього, біт 1 (CV, англ. Configuration Valid) регістру CP14:c0(c1) має бути встановлений, щоб показати, що встановлена конзистентність режиму Jazelle для використання процесором.
Інструкція BXJ ред.
Інструкція BXJ (англ. Branch and eXchange to Java)) здійснює перехід на вказану адресу, і одночасно, якщо це можливо, встановлює стан Jazelle — біт J у регістрі CPSR. Якщо вхід у режим Jazelle неможливий, інструкція діє аналогічно до BX. Єдине місце, де операційна система або зневаджувач повинні знати про режим Jazelle, це декодування інструкцій, що викликають виняткові ситуації. Перед виконанням команди BXJ до регістру R14 (Link Register) повинна бути записана адреса наступної інструкції у режимі Java, незалежно від того, використовується апаратне прискорення Java чи ні.
Через те, що поточний стан процесора зберігається у CPSR, набір команд Java автоматично активується після перемикання задачі, і виконання Java продовжується з коректної адреси.
Після переходу в режим Jazelle, байт-код може опрацьовуватися по одному з трьох шляхів; декодування і виконання на апаратному рівні, програмне виконання (з оптимізованим для ARM/ThumbEE кодом JVM), або некоректний код операції. Третій випадок спричиняє виняткову ситуацію (режим ARM) — наприклад, так відбувається у випадку Java байт-коду 0xFF, що використовується для встановлення точки зупинки JVM (breakpoint).
Виконання продовжується на апаратному рівні до тих пір, поки не трапиться непідтримуваний байт-код, або не виникне нештатна ситуація. З 203 кодів, зазначених у специфікації JVM, апаратно декодуються і виконуються приблизно 134—149 інструкцій.
Низькорівневі регістри ред.
Низькорівневі регістри конфігурації апаратної віртуальної машини знаходяться в ARM співпроцесорі «CP14 регістр c0». Регістри дозволяють виявляти, вмикати або вимикати апаратний прискорювач, якщо він присутній.
- Jazelle Identity Register (CP14:c0(c0)): доступний тільки для читання у всіх режимах.
- Jazelle OS Control Register (CP14:c0(c1)): доступний лише у режимі ядра, при зверненні з режима користувача настає виняткова ситуація.
- Jazelle Main Configuration Register (CP14:c0(С2)) доступний лише для запису в режимі користувача та читання-запису в режимі ядра.
Емулятор QEMU підтримує «тривіальну» реалізацію Jazelle: інструкція BXJ працює так само, як і звичайна BX, а всі регістри CP14:c0 повертають при читанні нуль.
Джерела ред.
- . Архів оригіналу за 27 травня 2005. Процитовано 22 березня 2018.
- ↑ ARM
- . Архів оригіналу за 27 вересня 2007. Процитовано 22 березня 2018.
- CPM Design Online Використання розширень ARM DBX для прискорення виконання Java при обмежених ресурсах вбудованих застосунків [ 21 грудня 2008 у Wayback Machine.]
- Sun, Hotspot, Заключні Нотатки CLDC HotSpotTM Реалізації V_2.0 [ 2 червня 2008 у Wayback Machine.]
- Accelerating to meet the challenge of embedded Java [ 9 січня 2009 у Wayback Machine.].
- ARM Whitepaper,
- 02_ARM_Architecture.ppt : Introduction to ARM architecture (англ.). Intel.
- Catalin Marinas (ARM). [RFC][PATCH] Add ARM Jazelle state info in show_regs tombstone (англ.).
- ARM Whitepaper, Висока продуктивність Java на вбудованих пристроях.
- ↑ ARM довідковий посібник (японською),
- ARM, Технічний довідник ARM1026EJ-S [ 23 березня 2018 у Wayback Machine.]
- Довідниковий посібник ARM, Режим збереження енергії процесорів ARM11 [ 23 березня 2018 у Wayback Machine.]
- . Архів оригіналу за 23 березня 2018. Процитовано 28 квітня 2022.